Chip procesador tensorial para un procesamiento de IA energéticamente eficiente

Comparta este Artículo en:

La inteligencia artificial (IA) y las herramientas de aprendizaje automático han demostrado ser muy eficaces para abordar diversas tareas que implican analizar datos y realizar predicciones precisas.

A pesar de sus ventajas, estas herramientas tienen importantes demandas computacionales y, cuando se ejecutan en unidades de procesamiento existentes, pueden consumir mucha energía.

Investigadores de la Universidad de Pekín y otros institutos de China desarrollaron recientemente una unidad de procesamiento tensorial (TPU) muy prometedora basada en nanotubos de carbono que podría usarse para ejecutar algoritmos de IA de manera más eficiente energéticamente.

Este chip de procesamiento tensorial basado en nanotubos de carbono podría ser un avance clave en el camino hacia el desarrollo de chips de próxima generación.

“Desarrollamos con éxito el primer chip procesador tensorial (TPU) del mundo basado en nanotubos de carbono“, dijo Zhiyong Zhang, coautor del artículo.

“Nos inspiramos en el rápido desarrollo de las aplicaciones de IA, así como en la TPU de Google.

Desde ChatGPT hasta Sora, la inteligencia artificial está marcando el comienzo de una nueva revolución, pero la tecnología tradicional de semiconductores basada en silicio es cada vez más incapaz de satisfacer las necesidades de procesamiento de cantidades masivas de datos. Hemos encontrado una solución frente a este desafío global”.

En informática, las matrices sistólicas son redes de procesadores que computan datos rítmicamente y permiten que pasen a través de ellos libremente, de manera similar a cómo fluye la sangre a través del cuerpo humano.

Zhang y sus colegas desarrollaron una nueva arquitectura de matriz sistólica eficiente utilizando transistores de nanotubos de carbono, transistores de efecto de campo (FET) con canales hechos de nanotubos de carbono en lugar de semiconductores convencionales.

Basándose en esta nueva arquitectura que desarrollaron, crearon la primera TPU basado en nanotubos de carbono del mundo del que se tiene conocimiento hasta la fecha.

“El chip está compuesto por 3.000 transistores de efecto de campo de nanotubos de carbono, organizados como unidades de procesamiento (PE) 3*3“, explicó Zhang.

“Estos 9 PE forman una arquitectura de matriz sistólica, que puede realizar operaciones de convolución de enteros de dos bits y multiplicación de matrices en paralelo”.

La arquitectura estrechamente acoplada introducida por Zhang y sus colegas admite el flujo de datos de entrada sistólicos.

Este flujo de datos a través de la arquitectura reduce las operaciones de lectura y escritura de los componentes de la memoria de acceso aleatorio estático (SRAM), lo que se traduce en un importante ahorro de energía.

“Cada PE recibe los datos de sus vecinos ascendentes (arriba y a la izquierda), calcula de forma independiente un resultado parcial dentro de sí mismo y lo pasa descendentemente (derecha y abajo)“, dijo Zhang.

“Cada PE está diseñada para MAC de 2 bits y multiplicación de matrices en enteros con y sin signo.

Combinado con el flujo de datos sistólicos, la TPU CNT podría acelerar las operaciones de convolución en aplicaciones NN”.

La arquitectura del sistema propuesta por el equipo fue diseñada cuidadosamente para acelerar las operaciones tensoriales realizadas por redes neuronales artificiales, cambiando fácilmente entre convoluciones de enteros y multiplicaciones de matrices.

El chip de procesamiento tensorial que desarrollaron basado en esta arquitectura podría ser un hito crucial para el desarrollo de nuevos circuitos integrados de alto rendimiento basados en electrónica de baja dimensión.

“Basándonos en nuestro chip procesador tensorial basado en carbono, construimos una red neuronal convolucional de cinco capas que puede realizar tareas de reconocimiento de imágenes con una tasa de precisión de hasta el 88% y un consumo de energía de solo 295 μW, que es el consumo de energía más bajo entre todas las nuevas tecnologías de hardware de aceleración convolucional“, dijo Zhang.

“Los resultados de la simulación del sistema muestran que el transistor basado en carbono que utiliza el nodo de tecnología de 180 nm puede alcanzar los 850 MHz y la eficiencia energética supera 1TOPS/w, lo que muestra ventajas obvias sobre otras tecnologías de dispositivos en el mismo nodo de tecnología“.

En general, los resultados de las simulaciones y pruebas iniciales realizadas por los investigadores destacan el potencial de su TPU basada en carbono, lo que sugiere que puede ser adecuado para ejecutar modelos computacionales basados en aprendizaje automático.

En el futuro, su chip podría mostrar una mayor potencia de cálculo y ser más eficiente energéticamente que los dispositivos existentes basados en semiconductores.

Los esfuerzos de este equipo de investigación podrían eventualmente ayudar a acelerar las operaciones de las redes neuronales convolucionales al tiempo que reducen su consumo de energía.

Mientras tanto, Zhang y sus colegas planean aumentar aún más el rendimiento, la eficiencia energética y la escalabilidad de su chip.

“El rendimiento y la eficiencia energética de este enfoque podrían mejorarse aún más, por ejemplo, utilizando CNT semiconductores alineados como materiales de canal, reduciendo el tamaño del transistor, aumentando los bits de los PE o implementando la lógica CMOS”, agregó Zhang.

“El TPU de CNT también podría construirse potencialmente en BEOL en una fábrica de silicio para la integración tridimensional: es decir, una CPU de silicio en la parte inferior con un TPU de CNT en la parte superior como coprocesador.

Además, la integración monolítica 3D de FET de CNT multicapa podría estudiarse para obtener ventajas potenciales de latencia reducida y mayor ancho de banda”.

Fuente: Tech Xplore