Fabrican la celda de memoria más pequeña del mundo sin usar silicio

Investigadores de la Universidad de Granada y de IBM Research en Zurich (Suiza) han presentado la llamada celda de ‘memoria dinámica de acceso aleatorio’ más pequeña jamás construida usando un material alternativo al silicio: el arseniuro de indio y galio.

Este tipo de memoria RAM se usa en computadores, tablets, smartphones, consolas de videjuegos, servidores y todo tipo de aparatos electrónicos.

Un equipo internacional, en el que participan científicos de IBM Research en Zurich (Suiza) y la Universidad de Granada (UGR), presenta en la revista Nature Electronics la celda de Memoria Dinámica de Acceso Aleatorio (DRAM, por sus siglas en inglés) más pequeña construida hasta ahora, 50 años después de su invención.

Las nuevas celdas DRAM presentan un consumo de energía potencialmente bajo y área pequeña sin precedentes.

Por lo tanto, son particularmente atractivas para la implementación en dispositivos móviles o como memoria caché en microprocesadores.

Las celdas de memoria DRAM consisten en un transistor MOSFET y un condensador.

A su inventor, el científico de IBM Robert Dennard, se le ocurrió la idea de almacenar información en forma de carga eléctrica en un condensador controlado por un transistor a mediados de la década de 1960.

Los diferentes niveles de corriente asociados con la cantidad de carga almacenada en el condensador servirían para codificar los estados lógicos binarios 0 y 1.

El condensador debe ser lo suficientemente grande como para almacenar una cantidad medible de carga.

Por otro lado, la necesidad de una mayor densidad de almacenamiento por área de silicio limita el crecimiento a lo largo de las dimensiones laterales.

Esto ha dejado la tercera dimensión, la perpendicular a la superficie, como la única forma de aumentar el tamaño del condensador.

Es por eso que la técnica habitual consiste en fabricar condensadores verticales en agujeros profundos y estrechos en el substrato de silicio.

Durante las últimas dos décadas, ha habido intentos de deshacerse del condensador, reduciendo así el área y el costo de fabricación de las células DRAM.

Retirar el condensador se ha convertido casi en un imperativo para impulsar aún más la reducción del tamaño de la celda, lo que permitiría introducir mayor número de bits en el mismo área de silicio, esto es, más información almacenada a menor costo.

De seguir usando el condensador de almacenamiento, reducir el área de la celda sin disminuir la cantidad de carga que se puede almacenar deja solo una vía abierta para la fabricación: hacer condensadores muy profundos.

“A largo plazo, esto representa un cuello de botella, no solo debido a restricciones geométricas, sino también porque la acumulación de carga en la parte superior del ‘pozo’ hace que sea más difícil utilizar toda la capacidad de almacenamiento”, señala el autor principal de esta investigación, el investigador del departamento de Electrónica y Tecnología de Computadores, Carlos Navarro Moral.

En cambio, almacenar la carga en el cuerpo del transistor se ha identificado como la mejor estrategia para reducir aún más la escala.

En los últimos años, se han estudiado experimentalmente diferentes variantes de células DRAM sin condensador utilizando silicio, pero se ha prestado muy poca atención a conceptos similares basados en materiales semiconductores alternativos.

En el artículo, los investigadores demuestran la celda de memoria DRAM sin condensador más pequeña jamás construida con una longitud de puerta física de sólo 14 nanómetros.

Los transistores fabricados en IBM Research Zurich Lab utilizando un material de arseniuro de indio y galio (InGaAs) fueron caracterizados eléctricamente por los investigadores de la Universidad de Granada, en el Laboratorio de Nanoelectrónica, Grafeno y Materiales Bidimensionales del CITIC-UGR, uno de los cuatro laboratorios singulares existentes en la UGR.

La celda fabricada es una celda DRAM de un solo transistor y sin condensador, que utiliza el cuerpo del transistor para almacenar temporalmente la carga eléctrica.

La inyección y extracción de la carga eléctrica del cuerpo del transistor permite la modulación del comportamiento electrostático del transistor, lo que conduce a los dos niveles de corriente diferentes que representan a los niveles lógicos 0 y 1.

Nuevos materiales, como el arseniuro de indio y galio, ofrecen la ventaja potencial de operar a voltajes significativamente más bajos.

Esto, a su vez, se traduce en un consumo de energía potencialmente mucho menor.

“Nuestro novedoso concepto, que usa el InGaAs, proporciona un camino prometedor hacia una miniaturización agresiva de la memoria DRAM, al tiempo que reduce el consumo de energía en comparación con las implementaciones basadas en silicio”, señala Francisco Gámiz, Director del Laboratorio de Nanoelectrónica y coordinador de REMINDER.

Fuente: SINC