Un nuevo chip no hackeable puede prevenir ataques incluso antes de que comiencen

Se ha desarrollado una nueva arquitectura de procesador en la Universidad de Michigan que mejoraría significativamente la seguridad de los dispositivos alimentados por ella.

Los chips que no se pueden hackear básicamente serán capaces de frustrar los ataques incluso antes de que comiencen.

Esto pondría a descansar el modelo de seguridad existente de parchar bugs.

El chip MORPHEUS puede hacer esto cifrando y reorganizando aleatoriamente los bits importantes de su propio código y datos 20 veces por segundo.

Eso es mucho más rápido que el tiempo que tardarían los hackers humanos en implementar técnicas de hacking electrónico para obtener acceso.

“La gente está constantemente escribiendo código, y mientras haya un nuevo código, habrá nuevos errores y vulnerabilidades de seguridad”, dijo Todd Autin, profesor de ciencias de la computación e ingeniería en la universidad.

Es un desarrollador de este nuevo sistema.

Austin agrega que “el enfoque de hoy para eliminar los errores de seguridad uno por uno es un juego perdido”.

Incluso si un pirata informático encuentra un error en MORPHEUS, la información que se necesitaría para explotar esa vulnerabilidad básicamente desaparecerá 50 milisegundos después.

Austin y sus colegas han demostrado un prototipo de procesador financiado por DARPA que se defendió con éxito contra cada variante conocida del ataque de flujo de control, una de las técnicas más peligrosas y más utilizadas por los hackers.

La tecnología podría usarse en una variedad de aplicaciones, desde computadoras portátiles y PCs hasta dispositivos con Internet de las Cosas, donde la seguridad simple y confiable será cada vez más crítica.

“Imagínate tratando de resolver un cubo de Rubik que se reorganiza cada vez que parpadeas”, dijo Austin.

“Eso es lo que los hackers se enfrentan con MORPHEUS. Hace de la computadora un rompecabezas sin solución “.

Sin embargo, MORPHEUS es transparente para los desarrolladores de software y los usuarios finales.

Esto se debe a que se centra en la aleatorización de bits de datos conocidos como “semántica indefinida”.

La semántica indefinida es un recuadro de la arquitectura informática, por ejemplo, la ubicación, el formato y el contenido del código del programa es una semántica indefinida.

La semántica indefinida es parte de la maquinaria más básica de un procesador, y los programadores legítimos generalmente no interactúan con ella.

Pero los piratas informáticos pueden realizar ingeniería inversa para descubrir vulnerabilidades y lanzar un ataque.

La tasa de abandono del chip se puede ajustar hacia arriba o hacia abajo para lograr el equilibrio adecuado entre maximizar la seguridad y minimizar el consumo de recursos.

Austin dijo que se eligió una tasa de abandono de una vez cada 50 milisegundos para el procesador de demostración porque es varios miles de veces más rápido que las técnicas de pirateo electrónico más rápidas, pero solo ralentiza el rendimiento en aproximadamente un 1%.

La arquitectura también incluye un detector de ataques que busca amenazas pendientes y aumenta la tasa de abandono si detecta que un ataque es inminente.

El chip de demostración es un procesador RISC-V, un diseño de chip de código abierto común que se utiliza a menudo para investigación.

Austin está trabajando para comercializar la tecnología a través de Agita Labs, una empresa de nueva creación fundada por Valeria Bertacco, profesora de ciencias de la computación y de Austin y U-M, también autora del artículo.

“Es quizás lo más cercano a un sistema seguro a prueba del futuro”, concluyó Austin.

Fuente: Ubergizmo, Michigan News